Um processo CMOS de cavidade dupla para comprimento de porta de 2µm (1988)
- Authors:
- Autor USP: MARTINO, JOAO ANTONIO - EP
- Unidade: EP
- Sigla do Departamento: PEL
- Assunto: CIRCUITOS INTEGRADOS MOS
- Language: Português
- Abstract: Apresentamos neste trabalho o projeto, implementação e caracterização de um processo CMOS cavidade dupla para fabricação de circuitos integrados digitais de comprimento mínimo de porta de 2 µm. Para atingirmos este objetivo, desenvolvemos uma metodologia de projeto de processo CMOS, uma série de etapas de processo, duas patilhas testes e implementamos várias sequências de fabricação preliminares para a definição do processo. Como resultado obtivemos um processo CMOS de acordo com os critérios de projeto adotados. Entre as suas características principais citamos: tensão de limiar de ± 0,8 V (nMOS e pMOS); tensão de perfuração bipolar de 11 V; tensão de perfuração MOS de -10 V (pMOS, Lpoli ≅ 2 µm); tempo de atraso intrínseco por inversor de 1,2 ns (pMOS, Lpoli ≅ 3 µm). Verificamos também que apesar da vantagem de velocidade apresentada pela estrutura CMOS cavidade dupla (devido a baixa capacitância da junção p+ / cavidade N), ela apresenta dificuldades para ser utilizada em uma maior escala de integração devido a perfuração MOS entre o dreno do pMOS e a cavidade P.
- Imprenta:
- Data da defesa: 21.12.1988
-
ABNT
MARTINO, João Antonio. Um processo CMOS de cavidade dupla para comprimento de porta de 2µm. 1988. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 1988. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-23052022-110719/. Acesso em: 16 maio 2024. -
APA
Martino, J. A. (1988). Um processo CMOS de cavidade dupla para comprimento de porta de 2µm (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-23052022-110719/ -
NLM
Martino JA. Um processo CMOS de cavidade dupla para comprimento de porta de 2µm [Internet]. 1988 ;[citado 2024 maio 16 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-23052022-110719/ -
Vancouver
Martino JA. Um processo CMOS de cavidade dupla para comprimento de porta de 2µm [Internet]. 1988 ;[citado 2024 maio 16 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-23052022-110719/ - The leakage drain current behavior in graded-channel SOI nMOSFETs operating up to 300 o.C
- Comparison between the leakage drain current behavior in SOI nMOSFETs and SOI nMOSFETs operating at 300 o. C
- Obtenção da estrutura de perfil de um transistor MOS a partir de parâmetros PSPICE
- Components of the leakage drain current in accumulation-mode SOI pMOSFETs at high temperatures
- A novel simple method to extract the effective LDD doping concentration on fully depleted SOI NMOSFET
- The graded-channel SOI NMOSFET and its potential to analog applications
- CPU didática. (também em CD-Rom)
- Optimization of the twin gate SOI MOSFET
- Método simples para obtenção de variação da carga efetiva no óxido de um SOI-MOSFET em função da radiação. (em CD-Rom)
- Improved channel lenght and series resistance extraction for short-channel MOSFETs suffering from mobility degradation
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas