Redução dos bits de emparelhamento da maquina e fluxo de dados de manchester (1992)
- Authors:
- Autor USP: MAGNA, PATRÍCIA - IFQSC
- Unidade: IFQSC
- Sigla do Departamento: SFI
- Assunto: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES
- Language: Português
- Abstract: O modelo a fluxo de dados tem grande destaque em pesquisas em arquiteturas de alto desempenho. Neste modelo, o controle de execucao e feito apenas pela disponibilidade dos dados, permitindo que seja explorado o maximo de paralelismo implicito em um programa. As propostas que serao expostas neste trabalho visam solucionar um particular problema da maquina de fluxo de dados de manchester. Esta arquitetura para tratar codigo reentrante, impoe que as fichas de dados, alem da indicacao da instrucao destino, possuam um rotulo. Estas informacoes extras, que formam 70% da ficha de dado, fazem com que a implementacao da maquina seja complexa. Assim, o hardware impoe um serio limite a velocidade de processamento, impedindo a plena utilizacao do modelo. Neste trabalho, serao apresentadas propostas para a reducao do numero de informacoes necessarias para o correto funcionamento da maquina, possibilitando uma implementacao mais simples e mais eficiente
- Imprenta:
- Publisher place: São Carlos
- Date published: 1992
- Data da defesa: 02.09.1992
-
ABNT
MAGNA, Patricia. Redução dos bits de emparelhamento da maquina e fluxo de dados de manchester. 1992. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 1992. Disponível em: http://www.teses.usp.br/teses/disponiveis/54/54132/tde-17042009-115457/. Acesso em: 04 maio 2024. -
APA
Magna, P. (1992). Redução dos bits de emparelhamento da maquina e fluxo de dados de manchester (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/54/54132/tde-17042009-115457/ -
NLM
Magna P. Redução dos bits de emparelhamento da maquina e fluxo de dados de manchester [Internet]. 1992 ;[citado 2024 maio 04 ] Available from: http://www.teses.usp.br/teses/disponiveis/54/54132/tde-17042009-115457/ -
Vancouver
Magna P. Redução dos bits de emparelhamento da maquina e fluxo de dados de manchester [Internet]. 1992 ;[citado 2024 maio 04 ] Available from: http://www.teses.usp.br/teses/disponiveis/54/54132/tde-17042009-115457/
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
