Avaliacao inicial de tecnicas basicas de pre-busca num sistema multiprocessador baseado em hierarquia de cache / bus (1995)
- Authors:
- Autor USP: KOFUJI, SERGIO TAKEO - EP
- Unidade: EP
- Assunto: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES
- Language: Português
- Imprenta:
- Publisher: Instituto de Informatica da Ufrgs
- Publisher place: Porto Alegre
- Date published: 1995
- Source:
- Título do periódico: Anais
- Conference titles: Seminario Integrado de Software e Hardware
-
ABNT
MORENO ORDOÑEZ, Edward David e TORRES DELGADO, Martha Ximena e KOFUJI, Sergio Takeo. Avaliacao inicial de tecnicas basicas de pre-busca num sistema multiprocessador baseado em hierarquia de cache / bus. 1995, Anais.. Porto Alegre: Instituto de Informatica da Ufrgs, 1995. . Acesso em: 11 maio 2024. -
APA
Moreno Ordoñez, E. D., Torres Delgado, M. X., & Kofuji, S. T. (1995). Avaliacao inicial de tecnicas basicas de pre-busca num sistema multiprocessador baseado em hierarquia de cache / bus. In Anais. Porto Alegre: Instituto de Informatica da Ufrgs. -
NLM
Moreno Ordoñez ED, Torres Delgado MX, Kofuji ST. Avaliacao inicial de tecnicas basicas de pre-busca num sistema multiprocessador baseado em hierarquia de cache / bus. Anais. 1995 ;[citado 2024 maio 11 ] -
Vancouver
Moreno Ordoñez ED, Torres Delgado MX, Kofuji ST. Avaliacao inicial de tecnicas basicas de pre-busca num sistema multiprocessador baseado em hierarquia de cache / bus. Anais. 1995 ;[citado 2024 maio 11 ] - Sistema LSI-INI: projeto SPADE II
- Desempenho de caches remotos em aplicações científicos com e sem otimizações
- The integrated hypersystems project
- Projeto de um sistema de interconexao de alta velocidade para estacoes de trabalho
- Poli desenvolve tecnologia de ponta para otimizar sistemas de telefonia. [Depoimento]
- Barramento especial para sincronizacao de barreira em maquinas de memoria compartilhada
- Analise de desempenho especial para sincronizacao de barreira em maquinas paralelas de memoria compartilhada
- Impacto das variacoes dos parametros arquiteturais num multiprocessador com dois niveis de hierarquia bus / cache
- Delineamento de uma família de osciloscópios digitais
- The architecture of a reconfigurable ATM Switch (RECATS)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
