Recuperador de clock em estrutura gate array do tipo mar de transistores (1996)
- Authors:
- USP affiliated authors: SOARES JUNIOR, JOAO NAVARRO - EP ; NOIJE, WILHELMUS ADRIANUS MARIA VAN - EP
- Unidade: EP
- Assunto: SEMICONDUTORES
- Language: Português
- Imprenta:
- Publisher: Lsi-Epusp/Cti/Uab
- Publisher place: Sao Paulo
- Date published: 1996
- Source:
- Título do periódico: Anais
- Conference titles: Workshop Iberchip
-
ABNT
TOMA, M et al. Recuperador de clock em estrutura gate array do tipo mar de transistores. 1996, Anais.. Sao Paulo: Lsi-Epusp/Cti/Uab, 1996. . Acesso em: 29 maio 2024. -
APA
Toma, M., Moreira, L. C., Soares Junior, J. N., & Van Noije, W. A. M. (1996). Recuperador de clock em estrutura gate array do tipo mar de transistores. In Anais. Sao Paulo: Lsi-Epusp/Cti/Uab. -
NLM
Toma M, Moreira LC, Soares Junior JN, Van Noije WAM. Recuperador de clock em estrutura gate array do tipo mar de transistores. Anais. 1996 ;[citado 2024 maio 29 ] -
Vancouver
Toma M, Moreira LC, Soares Junior JN, Van Noije WAM. Recuperador de clock em estrutura gate array do tipo mar de transistores. Anais. 1996 ;[citado 2024 maio 29 ] - A 3.5 mW programmable high speed frequency divider for a 2.4 GHz CMOS frequency synthesizer
- Implementation of analog circuits on digital sea of gates
- E-TSPC: extended true single-phase-clock MOS circuit technique for high speed applications
- A 4.1 GHz dual modulus prescaler using the E-TSPC technique and double data throughput structures
- Precise final state determination of mismatched cmos latches
- Fully integrated cmos clock recovery at gbits / rates
- A 1.6 GHz dual modulus prescaler using the extended true single-phase-clock CMOS circuit technique (E-TSPC)
- Metodos de teste de conversores a / d e sua aplicacao em projeto
- Analog circuits on sog gate arrays: an 100mhz 6-bit d / a converter
- Precise final state determination of cmos latches
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
