Spike Anneal Peak Temperature Impact on 1T-DRAM Retention Time (2014)
- Authors:
- Autor USP: MARTINO, JOÃO ANTONIO - EP
- Unidade: EP
- DOI: 10.1109/led.2014.2319094
- Subjects: TRANSISTORES; MODELOS MATEMÁTICOS; CAPACITORES
- Language: Inglês
- Source:
- Título do periódico: IEEE Electron Device Letters
- Volume/Número/Paginação/Ano: v. 35, n. 6, p. 639-641, June 2014
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
NISSIMOFF, Albert et al. Spike Anneal Peak Temperature Impact on 1T-DRAM Retention Time. IEEE Electron Device Letters, v. 35, n. 6, p. 639-641, 2014Tradução . . Disponível em: https://doi.org/10.1109/led.2014.2319094. Acesso em: 09 jun. 2024. -
APA
Nissimoff, A., Martino, J. A., Aoulaiche, M., Veloso, A., Witters, L. J., Simoen, E., & Claeys, C. (2014). Spike Anneal Peak Temperature Impact on 1T-DRAM Retention Time. IEEE Electron Device Letters, 35( 6), 639-641. doi:10.1109/led.2014.2319094 -
NLM
Nissimoff A, Martino JA, Aoulaiche M, Veloso A, Witters LJ, Simoen E, Claeys C. Spike Anneal Peak Temperature Impact on 1T-DRAM Retention Time [Internet]. IEEE Electron Device Letters. 2014 ; 35( 6): 639-641.[citado 2024 jun. 09 ] Available from: https://doi.org/10.1109/led.2014.2319094 -
Vancouver
Nissimoff A, Martino JA, Aoulaiche M, Veloso A, Witters LJ, Simoen E, Claeys C. Spike Anneal Peak Temperature Impact on 1T-DRAM Retention Time [Internet]. IEEE Electron Device Letters. 2014 ; 35( 6): 639-641.[citado 2024 jun. 09 ] Available from: https://doi.org/10.1109/led.2014.2319094 - The leakage drain current behavior in graded-channel SOI nMOSFETs operating up to 300 o.C
- Comparison between the leakage drain current behavior in SOI nMOSFETs and SOI nMOSFETs operating at 300 o. C
- Obtenção da estrutura de perfil de um transistor MOS a partir de parâmetros PSPICE
- Components of the leakage drain current in accumulation-mode SOI pMOSFETs at high temperatures
- A novel simple method to extract the effective LDD doping concentration on fully depleted SOI NMOSFET
- The graded-channel SOI NMOSFET and its potential to analog applications
- CPU didática. (também em CD-Rom)
- Optimization of the twin gate SOI MOSFET
- Método simples para obtenção de variação da carga efetiva no óxido de um SOI-MOSFET em função da radiação. (em CD-Rom)
- Improved channel lenght and series resistance extraction for short-channel MOSFETs suffering from mobility degradation
Informações sobre o DOI: 10.1109/led.2014.2319094 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
