Semantics-based grid resource management (2007)
- Authors:
- USP affiliated authors: KOFUJI, SERGIO TAKEO - EP ; KON, FABIO - IME
- Unidades: EP; IME
- DOI: 10.1145/1376849.1376856
- Assunto: SISTEMAS DE INFORMAÇÃO
- Agências de fomento:
- Language: Inglês
- Imprenta:
- Source:
- Título do periódico: Proceedings
- Conference titles: International Workshop on Middleware for grid computing - MGC
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
VIDAL, Alexandre César Tavares et al. Semantics-based grid resource management. 2007, Anais.. New York: ACM, 2007. Disponível em: https://doi.org/10.1145/1376849.1376856. Acesso em: 14 maio 2024. -
APA
Vidal, A. C. T., Silva e Silva, F. J. da, Kofuji, S. T., & Kon, F. (2007). Semantics-based grid resource management. In Proceedings. New York: ACM. doi:10.1145/1376849.1376856 -
NLM
Vidal ACT, Silva e Silva FJ da, Kofuji ST, Kon F. Semantics-based grid resource management [Internet]. Proceedings. 2007 ;[citado 2024 maio 14 ] Available from: https://doi.org/10.1145/1376849.1376856 -
Vancouver
Vidal ACT, Silva e Silva FJ da, Kofuji ST, Kon F. Semantics-based grid resource management [Internet]. Proceedings. 2007 ;[citado 2024 maio 14 ] Available from: https://doi.org/10.1145/1376849.1376856 - Applying semantics to grid middleware
- Sistema LSI-INI: projeto SPADE II
- Desempenho de caches remotos em aplicações científicos com e sem otimizações
- The integrated hypersystems project
- Projeto de um sistema de interconexao de alta velocidade para estacoes de trabalho
- Poli desenvolve tecnologia de ponta para otimizar sistemas de telefonia. [Depoimento]
- Barramento especial para sincronizacao de barreira em maquinas de memoria compartilhada
- Analise de desempenho especial para sincronizacao de barreira em maquinas paralelas de memoria compartilhada
- Impacto das variacoes dos parametros arquiteturais num multiprocessador com dois niveis de hierarquia bus / cache
- Avaliacao inicial de tecnicas basicas de pre-busca num sistema multiprocessador baseado em hierarquia de cache / bus
Informações sobre o DOI: 10.1145/1376849.1376856 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas