Trade-off analysis between gm/ID and fT of nanosheet NMOS transistors with different metal gate stack at high temperature (2022)
- Authors:
- USP affiliated authors: MARTINO, JOÃO ANTONIO - EP ; SILVA, VANESSA CRISTINA PEREIRA DA - EP
- Unidade: EP
- DOI: 10.1016/j.sse.2022.108267
- Subjects: TRANSISTORES; ALTA TEMPERATURA
- Keywords: OPERAÇÕES ANALÓGICAS
- Agências de fomento:
- Language: Inglês
- Imprenta:
- Source:
- Título do periódico: Solid State Electronics
- ISSN: 0038-1101
- Volume/Número/Paginação/Ano: v.191, p. 1-8, article nº 108267, May 2022
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
SILVA, Vanessa Cristina Pereira da et al. Trade-off analysis between gm/ID and fT of nanosheet NMOS transistors with different metal gate stack at high temperature. Solid State Electronics, v. 191, p. 1-8, 2022Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2022.108267. Acesso em: 28 abr. 2024. -
APA
Silva, V. C. P. da, Martino, J. A., Simoen, E., Veloso, A., & Agopian, P. G. D. (2022). Trade-off analysis between gm/ID and fT of nanosheet NMOS transistors with different metal gate stack at high temperature. Solid State Electronics, 191, 1-8. doi:10.1016/j.sse.2022.108267 -
NLM
Silva VCP da, Martino JA, Simoen E, Veloso A, Agopian PGD. Trade-off analysis between gm/ID and fT of nanosheet NMOS transistors with different metal gate stack at high temperature [Internet]. Solid State Electronics. 2022 ;191 1-8.[citado 2024 abr. 28 ] Available from: https://doi.org/10.1016/j.sse.2022.108267 -
Vancouver
Silva VCP da, Martino JA, Simoen E, Veloso A, Agopian PGD. Trade-off analysis between gm/ID and fT of nanosheet NMOS transistors with different metal gate stack at high temperature [Internet]. Solid State Electronics. 2022 ;191 1-8.[citado 2024 abr. 28 ] Available from: https://doi.org/10.1016/j.sse.2022.108267 - Estudo da região de sublimiar de transistores SOI avançados
- Experimental analysis of trade-off between transistor efficiency and unit gain frequency of nanosheet NMOSFET down to -100°C
- The leakage drain current behavior in graded-channel SOI nMOSFETs operating up to 300 o.C
- Comparison between the leakage drain current behavior in SOI nMOSFETs and SOI nMOSFETs operating at 300 o. C
- Obtenção da estrutura de perfil de um transistor MOS a partir de parâmetros PSPICE
- Components of the leakage drain current in accumulation-mode SOI pMOSFETs at high temperatures
- A novel simple method to extract the effective LDD doping concentration on fully depleted SOI NMOSFET
- The graded-channel SOI NMOSFET and its potential to analog applications
- CPU didática. (também em CD-Rom)
- Optimization of the twin gate SOI MOSFET
Informações sobre o DOI: 10.1016/j.sse.2022.108267 (Fonte: oaDOI API)
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 | Sysno 3161760 Trade-off a... |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
