Evaluation of n-type gate-all-around vertically-stacked nanosheet FETs from 473 K down to 173 K for analog applications (2023)
- Authors:
- Autor USP: MARTINO, JOÃO ANTONIO - EP
- Unidade: EP
- DOI: 10.1016/j.sse.2023.108729
- Subjects: TRANSISTORES; TEMPERATURA; NANOTECNOLOGIA; CIRCUITOS ANALÓGICOS; CIRCUITOS DIGITAIS
- Agências de fomento:
- Language: Inglês
- Imprenta:
- Source:
- Título do periódico: Solid State Electronics
- ISSN: 0038-1101
- Volume/Número/Paginação/Ano: v.208, p. 1-5, 2023. Article nº 108729
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
SILVA, V C P et al. Evaluation of n-type gate-all-around vertically-stacked nanosheet FETs from 473 K down to 173 K for analog applications. Solid State Electronics, v. 208, p. 1-5, 2023Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2023.108729. Acesso em: 28 abr. 2024. -
APA
Silva, V. C. P., Martino, J. A., Simoen, E., Veloso, A., & Agopian, P. G. D. (2023). Evaluation of n-type gate-all-around vertically-stacked nanosheet FETs from 473 K down to 173 K for analog applications. Solid State Electronics, 208, 1-5. doi:10.1016/j.sse.2023.108729 -
NLM
Silva VCP, Martino JA, Simoen E, Veloso A, Agopian PGD. Evaluation of n-type gate-all-around vertically-stacked nanosheet FETs from 473 K down to 173 K for analog applications [Internet]. Solid State Electronics. 2023 ;208 1-5.[citado 2024 abr. 28 ] Available from: https://doi.org/10.1016/j.sse.2023.108729 -
Vancouver
Silva VCP, Martino JA, Simoen E, Veloso A, Agopian PGD. Evaluation of n-type gate-all-around vertically-stacked nanosheet FETs from 473 K down to 173 K for analog applications [Internet]. Solid State Electronics. 2023 ;208 1-5.[citado 2024 abr. 28 ] Available from: https://doi.org/10.1016/j.sse.2023.108729 - The leakage drain current behavior in graded-channel SOI nMOSFETs operating up to 300 o.C
- Comparison between the leakage drain current behavior in SOI nMOSFETs and SOI nMOSFETs operating at 300 o. C
- Obtenção da estrutura de perfil de um transistor MOS a partir de parâmetros PSPICE
- Components of the leakage drain current in accumulation-mode SOI pMOSFETs at high temperatures
- A novel simple method to extract the effective LDD doping concentration on fully depleted SOI NMOSFET
- The graded-channel SOI NMOSFET and its potential to analog applications
- CPU didática. (também em CD-Rom)
- Optimization of the twin gate SOI MOSFET
- Método simples para obtenção de variação da carga efetiva no óxido de um SOI-MOSFET em função da radiação. (em CD-Rom)
- Improved channel lenght and series resistance extraction for short-channel MOSFETs suffering from mobility degradation
Informações sobre o DOI: 10.1016/j.sse.2023.108729 (Fonte: oaDOI API)
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 | Evaluation of n-type gate... |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
