πFlowMR: um protótipo dataflow escalável, implementado em um cluster de FPGAs de baixo custo (2018)
Source: Anais. Conference titles: Simpósio de Sistemas Computacionais de Alto Desempenho - WSCAD. Unidade: IFSC
Subjects: PROCESSAMENTO DE DADOS, ALGORITMOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA JUNIOR, J. T. e MATIAS, P. e RUGGIERO, Carlos Antônio. πFlowMR: um protótipo dataflow escalável, implementado em um cluster de FPGAs de baixo custo. 2018, Anais.. São Paulo: Sociedade Brasileira de Computação - SBC, 2018. Disponível em: http://wscad.sbc.org.br/2018/anais/main-wscad-wch.pdf. Acesso em: 24 maio 2024.APA
Silva Junior, J. T., Matias, P., & Ruggiero, C. A. (2018). πFlowMR: um protótipo dataflow escalável, implementado em um cluster de FPGAs de baixo custo. In Anais. São Paulo: Sociedade Brasileira de Computação - SBC. Recuperado de http://wscad.sbc.org.br/2018/anais/main-wscad-wch.pdfNLM
Silva Junior JT, Matias P, Ruggiero CA. πFlowMR: um protótipo dataflow escalável, implementado em um cluster de FPGAs de baixo custo [Internet]. Anais. 2018 ;[citado 2024 maio 24 ] Available from: http://wscad.sbc.org.br/2018/anais/main-wscad-wch.pdfVancouver
Silva Junior JT, Matias P, Ruggiero CA. πFlowMR: um protótipo dataflow escalável, implementado em um cluster de FPGAs de baixo custo [Internet]. Anais. 2018 ;[citado 2024 maio 24 ] Available from: http://wscad.sbc.org.br/2018/anais/main-wscad-wch.pdf
