Filtros : "EP" "Martino, João Antonio" Limpar

Filtros



Refine with date range


  • Source: Anais Cicte-87. Conference titles: Congresso de Iniciação Científica e Tecnológica em Engenharia. Unidade: EP

    Assunto: CIRCUITOS INTEGRADOS

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      MARTE, Cláudio Luiz e MARTINO, João Antonio. Utilização de simuladores no projeto de um processo CMOS-2 micra. 1987, Anais.. São Carlos: Cetepe, 1987. . Acesso em: 28 mar. 2024.
    • APA

      Marte, C. L., & Martino, J. A. (1987). Utilização de simuladores no projeto de um processo CMOS-2 micra. In Anais Cicte-87. São Carlos: Cetepe.
    • NLM

      Marte CL, Martino JA. Utilização de simuladores no projeto de um processo CMOS-2 micra. Anais Cicte-87. 1987 ;[citado 2024 mar. 28 ]
    • Vancouver

      Marte CL, Martino JA. Utilização de simuladores no projeto de um processo CMOS-2 micra. Anais Cicte-87. 1987 ;[citado 2024 mar. 28 ]
  • Source: SBMICRO. Conference titles: Symposium on Microelectronics Technology. Unidade: EP

    Subjects: MICROELETRÔNICA, SILÍCIO, INOVAÇÕES TECNOLÓGICAS

    PrivadoAcesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      RIBEIRO, Arllen D.R. et al. Uniaxially strained silicon influence on two-stage operational transconductance amplifiers designed with SOI FinFET's. 2022, Anais.. Piscataway: IEEE, 2022. Disponível em: https://doi.org/10.1109/SBMICRO55822.2022.9881005. Acesso em: 28 mar. 2024.
    • APA

      Ribeiro, A. D. R., Araújo, G. V. de, Martino, J. A., & Agopian, P. G. D. (2022). Uniaxially strained silicon influence on two-stage operational transconductance amplifiers designed with SOI FinFET's. In SBMICRO. Piscataway: IEEE. doi:10.1109/SBMICRO55822.2022.9881005
    • NLM

      Ribeiro ADR, Araújo GV de, Martino JA, Agopian PGD. Uniaxially strained silicon influence on two-stage operational transconductance amplifiers designed with SOI FinFET's [Internet]. SBMICRO. 2022 ;[citado 2024 mar. 28 ] Available from: https://doi.org/10.1109/SBMICRO55822.2022.9881005
    • Vancouver

      Ribeiro ADR, Araújo GV de, Martino JA, Agopian PGD. Uniaxially strained silicon influence on two-stage operational transconductance amplifiers designed with SOI FinFET's [Internet]. SBMICRO. 2022 ;[citado 2024 mar. 28 ] Available from: https://doi.org/10.1109/SBMICRO55822.2022.9881005
  • Source: Solid-State Electronics. Unidade: EP

    Assunto: TRANSISTORES

    Acesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      AOULAICHE, Marc et al. Understanding and optimizing the floating body retention in FDSOI UTBOX. Solid-State Electronics, v. 117, p. 123-129, 2016Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2015.11.021. Acesso em: 28 mar. 2024.
    • APA

      Aoulaiche, M., Bourdelle, K. K., Witters, L. J., Caillat, C., Simoen, E., & Martino, J. A. (2016). Understanding and optimizing the floating body retention in FDSOI UTBOX. Solid-State Electronics, 117, 123-129. doi:10.1016/j.sse.2015.11.021
    • NLM

      Aoulaiche M, Bourdelle KK, Witters LJ, Caillat C, Simoen E, Martino JA. Understanding and optimizing the floating body retention in FDSOI UTBOX [Internet]. Solid-State Electronics. 2016 ; 117 123-129.[citado 2024 mar. 28 ] Available from: https://doi.org/10.1016/j.sse.2015.11.021
    • Vancouver

      Aoulaiche M, Bourdelle KK, Witters LJ, Caillat C, Simoen E, Martino JA. Understanding and optimizing the floating body retention in FDSOI UTBOX [Internet]. Solid-State Electronics. 2016 ; 117 123-129.[citado 2024 mar. 28 ] Available from: https://doi.org/10.1016/j.sse.2015.11.021
  • Unidade: EP

    Assunto: CIRCUITOS INTEGRADOS MOS

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      MARTINO, João Antonio. Um processo CMOS de cavidade dupla para comprimento de porta de 2µm. 1988. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 1988. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-23052022-110719/. Acesso em: 28 mar. 2024.
    • APA

      Martino, J. A. (1988). Um processo CMOS de cavidade dupla para comprimento de porta de 2µm (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-23052022-110719/
    • NLM

      Martino JA. Um processo CMOS de cavidade dupla para comprimento de porta de 2µm [Internet]. 1988 ;[citado 2024 mar. 28 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-23052022-110719/
    • Vancouver

      Martino JA. Um processo CMOS de cavidade dupla para comprimento de porta de 2µm [Internet]. 1988 ;[citado 2024 mar. 28 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-23052022-110719/
  • Source: Anais. Conference titles: Congresso da Sociedade Brasileira de Microeletrônica. Unidade: EP

    Assunto: MICROELETRÔNICA

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      MARTINO, João Antonio e SWART, Jacobus Willibrordus. Um processo CMOS de cavidade dupla para comprimento de porta de 2'mu'm - resultados finais. 1989, Anais.. Porto Alegre: Sociedade Brasileira de Microeletrônica, 1989. . Acesso em: 28 mar. 2024.
    • APA

      Martino, J. A., & Swart, J. W. (1989). Um processo CMOS de cavidade dupla para comprimento de porta de 2'mu'm - resultados finais. In Anais. Porto Alegre: Sociedade Brasileira de Microeletrônica.
    • NLM

      Martino JA, Swart JW. Um processo CMOS de cavidade dupla para comprimento de porta de 2'mu'm - resultados finais. Anais. 1989 ;[citado 2024 mar. 28 ]
    • Vancouver

      Martino JA, Swart JW. Um processo CMOS de cavidade dupla para comprimento de porta de 2'mu'm - resultados finais. Anais. 1989 ;[citado 2024 mar. 28 ]
  • Source: Microelectronics technology and devices, SBMicro. Conference titles: International Symposium on Microelectronics Technology and Devices. Unidade: EP

    Assunto: MICROELETRÔNICA

    PrivadoAcesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      GALETI, Milene et al. UTBOX SOI devices with high-k gate dielectric under analog performance. 2012, Anais.. Pennington: Escola Politécnica, Universidade de São Paulo, 2012. Disponível em: https://doi.org/10.1149/04901.0119ecst. Acesso em: 28 mar. 2024.
    • APA

      Galeti, M., Rodrigues, M., Aoulaiche, M., Collaert, N., Simoen, E., Claeys, C., & Martino, J. A. (2012). UTBOX SOI devices with high-k gate dielectric under analog performance. In Microelectronics technology and devices, SBMicro. Pennington: Escola Politécnica, Universidade de São Paulo. doi:10.1149/04901.0119ecst
    • NLM

      Galeti M, Rodrigues M, Aoulaiche M, Collaert N, Simoen E, Claeys C, Martino JA. UTBOX SOI devices with high-k gate dielectric under analog performance [Internet]. Microelectronics technology and devices, SBMicro. 2012 ;[citado 2024 mar. 28 ] Available from: https://doi.org/10.1149/04901.0119ecst
    • Vancouver

      Galeti M, Rodrigues M, Aoulaiche M, Collaert N, Simoen E, Claeys C, Martino JA. UTBOX SOI devices with high-k gate dielectric under analog performance [Internet]. Microelectronics technology and devices, SBMicro. 2012 ;[citado 2024 mar. 28 ] Available from: https://doi.org/10.1149/04901.0119ecst
  • Source: SBMicro 2007. Conference titles: International Symposium on Microelectronics Technology and Devices SBMICRO. Unidade: EP

    Assunto: MICROELETRÔNICA

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      RODRIGUES, Michele e SONNENBERG, Victor e MARTINO, João Antonio. Triple gate finFET parameter extraction using high frequency capacitance - voltage curves. 2007, Anais.. Pennington: The Electrochemical Society, 2007. . Acesso em: 28 mar. 2024.
    • APA

      Rodrigues, M., Sonnenberg, V., & Martino, J. A. (2007). Triple gate finFET parameter extraction using high frequency capacitance - voltage curves. In SBMicro 2007. Pennington: The Electrochemical Society.
    • NLM

      Rodrigues M, Sonnenberg V, Martino JA. Triple gate finFET parameter extraction using high frequency capacitance - voltage curves. SBMicro 2007. 2007 ;[citado 2024 mar. 28 ]
    • Vancouver

      Rodrigues M, Sonnenberg V, Martino JA. Triple gate finFET parameter extraction using high frequency capacitance - voltage curves. SBMicro 2007. 2007 ;[citado 2024 mar. 28 ]
  • Source: Semiconductor Science and Technology. Unidade: EP

    Assunto: MICROELETRÔNICA

    Acesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      BÜHLER, Rudolf Theoderich et al. Trapezoidal SOI FinFET analog parameters' dependence on cross-section shape. Semiconductor Science and Technology, v. 24, n. 11, 2009Tradução . . Disponível em: https://doi.org/10.1088/0268-1242/24/11/115017. Acesso em: 28 mar. 2024.
    • APA

      Bühler, R. T., Giacomini, R., Pavanello, M. A., & Martino, J. A. (2009). Trapezoidal SOI FinFET analog parameters' dependence on cross-section shape. Semiconductor Science and Technology, 24( 11). doi:10.1088/0268-1242/24/11/115017
    • NLM

      Bühler RT, Giacomini R, Pavanello MA, Martino JA. Trapezoidal SOI FinFET analog parameters' dependence on cross-section shape [Internet]. Semiconductor Science and Technology. 2009 ; 24( 11):[citado 2024 mar. 28 ] Available from: https://doi.org/10.1088/0268-1242/24/11/115017
    • Vancouver

      Bühler RT, Giacomini R, Pavanello MA, Martino JA. Trapezoidal SOI FinFET analog parameters' dependence on cross-section shape [Internet]. Semiconductor Science and Technology. 2009 ; 24( 11):[citado 2024 mar. 28 ] Available from: https://doi.org/10.1088/0268-1242/24/11/115017
  • Source: Anais. Conference titles: Congresso da Sociedade Brasileira de Microeletronica. Unidade: EP

    Assunto: TRANSISTORES

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      NICOLETT, Aparecido Sirley e MARTINO, João Antonio. Transistor soi-nmosfet nao auto-alinhado. 1994, Anais.. Rio de Janeiro: Sbmicro/Ufrj, 1994. . Acesso em: 28 mar. 2024.
    • APA

      Nicolett, A. S., & Martino, J. A. (1994). Transistor soi-nmosfet nao auto-alinhado. In Anais. Rio de Janeiro: Sbmicro/Ufrj.
    • NLM

      Nicolett AS, Martino JA. Transistor soi-nmosfet nao auto-alinhado. Anais. 1994 ;[citado 2024 mar. 28 ]
    • Vancouver

      Nicolett AS, Martino JA. Transistor soi-nmosfet nao auto-alinhado. Anais. 1994 ;[citado 2024 mar. 28 ]
  • Source: Ieee Transactions on Electron Devices. Unidade: EP

    Assunto: SEMICONDUTORES

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      MARTINO, João Antonio et al. Transient effects in accumulation mode p-channel soi - mosfets operating at 77k. Ieee Transactions on Electron Devices, v. 41, n. 4 , p. 519-23, 1994Tradução . . Acesso em: 28 mar. 2024.
    • APA

      Martino, J. A., Rotondaro, A. L. P., Simoen, E., Magnusson, U., & Claeys, C. (1994). Transient effects in accumulation mode p-channel soi - mosfets operating at 77k. Ieee Transactions on Electron Devices, 41( 4 ), 519-23.
    • NLM

      Martino JA, Rotondaro ALP, Simoen E, Magnusson U, Claeys C. Transient effects in accumulation mode p-channel soi - mosfets operating at 77k. Ieee Transactions on Electron Devices. 1994 ;41( 4 ): 519-23.[citado 2024 mar. 28 ]
    • Vancouver

      Martino JA, Rotondaro ALP, Simoen E, Magnusson U, Claeys C. Transient effects in accumulation mode p-channel soi - mosfets operating at 77k. Ieee Transactions on Electron Devices. 1994 ;41( 4 ): 519-23.[citado 2024 mar. 28 ]
  • Source: SBMicro. Conference titles: Symposium on Microelectronics Technology and Devices. Unidade: EP

    Subjects: DISPOSITIVOS ELETRÔNICOS, TRANSISTORES, MICROELETRÔNICA

    PrivadoAcesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      RIBEIRO, Arllen D.R et al. Trade-off between channel length and mechanical stress in the operational transconductance amplifier designed with SOI FinFET. 2023, Anais.. [Piscataway, N.J.]: IEEE, 2023. Disponível em: https://doi.org/10.1109/SBMicro60499.2023.10302575. Acesso em: 28 mar. 2024.
    • APA

      Ribeiro, A. D. R., Araújo, G. V. de, Martino, J. A., & Agopian, P. G. D. (2023). Trade-off between channel length and mechanical stress in the operational transconductance amplifier designed with SOI FinFET. In SBMicro. [Piscataway, N.J.]: IEEE. doi:10.1109/SBMicro60499.2023.10302575
    • NLM

      Ribeiro ADR, Araújo GV de, Martino JA, Agopian PGD. Trade-off between channel length and mechanical stress in the operational transconductance amplifier designed with SOI FinFET [Internet]. SBMicro. 2023 ;[citado 2024 mar. 28 ] Available from: https://doi.org/10.1109/SBMicro60499.2023.10302575
    • Vancouver

      Ribeiro ADR, Araújo GV de, Martino JA, Agopian PGD. Trade-off between channel length and mechanical stress in the operational transconductance amplifier designed with SOI FinFET [Internet]. SBMicro. 2023 ;[citado 2024 mar. 28 ] Available from: https://doi.org/10.1109/SBMicro60499.2023.10302575
  • Source: Solid State Electronics. Unidade: EP

    Subjects: TRANSISTORES, ALTA TEMPERATURA

    PrivadoAcesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      SILVA, Vanessa Cristina Pereira da et al. Trade-off analysis between gm/ID and fT of nanosheet NMOS transistors with different metal gate stack at high temperature. Solid State Electronics, v. 191, p. 1-8, 2022Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2022.108267. Acesso em: 28 mar. 2024.
    • APA

      Silva, V. C. P. da, Martino, J. A., Simoen, E., Veloso, A., & Agopian, P. G. D. (2022). Trade-off analysis between gm/ID and fT of nanosheet NMOS transistors with different metal gate stack at high temperature. Solid State Electronics, 191, 1-8. doi:10.1016/j.sse.2022.108267
    • NLM

      Silva VCP da, Martino JA, Simoen E, Veloso A, Agopian PGD. Trade-off analysis between gm/ID and fT of nanosheet NMOS transistors with different metal gate stack at high temperature [Internet]. Solid State Electronics. 2022 ;191 1-8.[citado 2024 mar. 28 ] Available from: https://doi.org/10.1016/j.sse.2022.108267
    • Vancouver

      Silva VCP da, Martino JA, Simoen E, Veloso A, Agopian PGD. Trade-off analysis between gm/ID and fT of nanosheet NMOS transistors with different metal gate stack at high temperature [Internet]. Solid State Electronics. 2022 ;191 1-8.[citado 2024 mar. 28 ] Available from: https://doi.org/10.1016/j.sse.2022.108267
  • Source: Solid-State Electronics. Unidade: EP

    Assunto: MICROELETRÔNICA

    Acesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      ORTIZ-CONDE, Adelmo et al. Threshold voltage extraction in Tunnel FETs. Solid-State Electronics, v. 93, p. 49-55, 2014Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2013.12.010. Acesso em: 28 mar. 2024.
    • APA

      Ortiz-Conde, A., Martino, J. A., Garcia- Sanchez, F. J., Muci, J., Martino, J. A., Agopian, P. G. D., & Claeys, C. (2014). Threshold voltage extraction in Tunnel FETs. Solid-State Electronics, 93, 49-55. doi:10.1016/j.sse.2013.12.010
    • NLM

      Ortiz-Conde A, Martino JA, Garcia- Sanchez FJ, Muci J, Martino JA, Agopian PGD, Claeys C. Threshold voltage extraction in Tunnel FETs [Internet]. Solid-State Electronics. 2014 ; 93 49-55.[citado 2024 mar. 28 ] Available from: https://doi.org/10.1016/j.sse.2013.12.010
    • Vancouver

      Ortiz-Conde A, Martino JA, Garcia- Sanchez FJ, Muci J, Martino JA, Agopian PGD, Claeys C. Threshold voltage extraction in Tunnel FETs [Internet]. Solid-State Electronics. 2014 ; 93 49-55.[citado 2024 mar. 28 ] Available from: https://doi.org/10.1016/j.sse.2013.12.010
  • Source: Journal de Physique IV Colloque 3, supplement au Journal de Physique III. Unidade: EP

    Assunto: CIRCUITOS INTEGRADOS MOS

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      PAVANELLO, Marcelo Antonio e MARTINO, João Antonio e COLINGE, Jean-Pierre. Theoretical and experimental study of the substrate effect on the fully depleted SOI MOSFET at low temperatures. Journal de Physique IV Colloque 3, supplement au Journal de Physique III, v. 6, 1996Tradução . . Acesso em: 28 mar. 2024.
    • APA

      Pavanello, M. A., Martino, J. A., & Colinge, J. -P. (1996). Theoretical and experimental study of the substrate effect on the fully depleted SOI MOSFET at low temperatures. Journal de Physique IV Colloque 3, supplement au Journal de Physique III, 6.
    • NLM

      Pavanello MA, Martino JA, Colinge J-P. Theoretical and experimental study of the substrate effect on the fully depleted SOI MOSFET at low temperatures. Journal de Physique IV Colloque 3, supplement au Journal de Physique III. 1996 ;6[citado 2024 mar. 28 ]
    • Vancouver

      Pavanello MA, Martino JA, Colinge J-P. Theoretical and experimental study of the substrate effect on the fully depleted SOI MOSFET at low temperatures. Journal de Physique IV Colloque 3, supplement au Journal de Physique III. 1996 ;6[citado 2024 mar. 28 ]
  • Source: Extended Abstracts. Conference titles: Symposium on Low Temperature Electronics and High Temperature Superconductivity. Unidade: EP

    Assunto: CIRCUITOS INTEGRADOS

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      MARTINO, João Antonio e SIMOEN, Eddy e CLAEYS, Cor. Theoretical and experimental study of the front and back interface trap density in accumulation mode soi mosfets at low temperature. Extended Abstracts. Pennington: Escola Politécnica, Universidade de São Paulo. . Acesso em: 28 mar. 2024. , 1995
    • APA

      Martino, J. A., Simoen, E., & Claeys, C. (1995). Theoretical and experimental study of the front and back interface trap density in accumulation mode soi mosfets at low temperature. Extended Abstracts. Pennington: Escola Politécnica, Universidade de São Paulo.
    • NLM

      Martino JA, Simoen E, Claeys C. Theoretical and experimental study of the front and back interface trap density in accumulation mode soi mosfets at low temperature. Extended Abstracts. 1995 ;1 ( 525): 812-3.[citado 2024 mar. 28 ]
    • Vancouver

      Martino JA, Simoen E, Claeys C. Theoretical and experimental study of the front and back interface trap density in accumulation mode soi mosfets at low temperature. Extended Abstracts. 1995 ;1 ( 525): 812-3.[citado 2024 mar. 28 ]
  • Source: Low Temperature Electronics and High Temperature Superconductivity. Unidade: EP

    Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      MARTINO, João Antonio e SIMOEN, Eddy e CLAEYS, Cor. Theoretical and experimental study of the front and back interface trap density in accumulation mode SOI MOSFETs at low temperatures. Low Temperature Electronics and High Temperature Superconductivity. Tradução . Pennington: The Electrochemical Society, 1995. . . Acesso em: 28 mar. 2024.
    • APA

      Martino, J. A., Simoen, E., & Claeys, C. (1995). Theoretical and experimental study of the front and back interface trap density in accumulation mode SOI MOSFETs at low temperatures. In Low Temperature Electronics and High Temperature Superconductivity. Pennington: The Electrochemical Society.
    • NLM

      Martino JA, Simoen E, Claeys C. Theoretical and experimental study of the front and back interface trap density in accumulation mode SOI MOSFETs at low temperatures. In: Low Temperature Electronics and High Temperature Superconductivity. Pennington: The Electrochemical Society; 1995. [citado 2024 mar. 28 ]
    • Vancouver

      Martino JA, Simoen E, Claeys C. Theoretical and experimental study of the front and back interface trap density in accumulation mode SOI MOSFETs at low temperatures. In: Low Temperature Electronics and High Temperature Superconductivity. Pennington: The Electrochemical Society; 1995. [citado 2024 mar. 28 ]
  • Source: Proceedings. Conference titles: Conference of the Brazilian Microelectronics Society. Unidade: EP

    Assunto: CIRCUITOS INTEGRADOS

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      PAVANELLO, Marcelo Antonio e MARTINO, João Antonio e COLINGE, Jean-Pierre. Theoretical and experimental analysis of the substrate effect on accumulation mode p-channel soi mosfet at room and at liquid nitrogen temperature. 1996, Anais.. Sao Paulo: Sbmicro, 1996. . Acesso em: 28 mar. 2024.
    • APA

      Pavanello, M. A., Martino, J. A., & Colinge, J. -P. (1996). Theoretical and experimental analysis of the substrate effect on accumulation mode p-channel soi mosfet at room and at liquid nitrogen temperature. In Proceedings. Sao Paulo: Sbmicro.
    • NLM

      Pavanello MA, Martino JA, Colinge J-P. Theoretical and experimental analysis of the substrate effect on accumulation mode p-channel soi mosfet at room and at liquid nitrogen temperature. Proceedings. 1996 ;[citado 2024 mar. 28 ]
    • Vancouver

      Pavanello MA, Martino JA, Colinge J-P. Theoretical and experimental analysis of the substrate effect on accumulation mode p-channel soi mosfet at room and at liquid nitrogen temperature. Proceedings. 1996 ;[citado 2024 mar. 28 ]
  • Source: International Symposium on Silicon-on-Insulator Technology and Devices XII: proceedings. Conference titles: International Symposium on Silicon-on-Insulator Technology and Devices. Unidade: EP

    Assunto: MICROELETRÔNICA

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      CAMILLO, Luciano Mendes et al. The temperature mobility degradation influence on the ZTC of PD and FD SOI MOSFETs. International Symposium on Silicon-on-Insulator Technology and Devices XII: proceedings. Tradução . Pennington: The Electrochemical Society, 2005. . . Acesso em: 28 mar. 2024.
    • APA

      Camillo, L. M., Martino, J. A., Simoen, E., & Claeys, C. (2005). The temperature mobility degradation influence on the ZTC of PD and FD SOI MOSFETs. In International Symposium on Silicon-on-Insulator Technology and Devices XII: proceedings. Pennington: The Electrochemical Society.
    • NLM

      Camillo LM, Martino JA, Simoen E, Claeys C. The temperature mobility degradation influence on the ZTC of PD and FD SOI MOSFETs. In: International Symposium on Silicon-on-Insulator Technology and Devices XII: proceedings. Pennington: The Electrochemical Society; 2005. [citado 2024 mar. 28 ]
    • Vancouver

      Camillo LM, Martino JA, Simoen E, Claeys C. The temperature mobility degradation influence on the ZTC of PD and FD SOI MOSFETs. In: International Symposium on Silicon-on-Insulator Technology and Devices XII: proceedings. Pennington: The Electrochemical Society; 2005. [citado 2024 mar. 28 ]
  • Source: Microelectronic Technology and Devices SBMicro 2003. Unidade: EP

    Assunto: MICROELETRÔNICA

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      BELLODI, Marcello e MARTINO, João Antonio. The leakage drain current behavior in graded-channel SOI nMOSFETs operating up to 300 o.C. Microelectronic Technology and Devices SBMicro 2003. Tradução . Pennington: Electrochemical Society, 2003. . . Acesso em: 28 mar. 2024.
    • APA

      Bellodi, M., & Martino, J. A. (2003). The leakage drain current behavior in graded-channel SOI nMOSFETs operating up to 300 o.C. In Microelectronic Technology and Devices SBMicro 2003. Pennington: Electrochemical Society.
    • NLM

      Bellodi M, Martino JA. The leakage drain current behavior in graded-channel SOI nMOSFETs operating up to 300 o.C. In: Microelectronic Technology and Devices SBMicro 2003. Pennington: Electrochemical Society; 2003. [citado 2024 mar. 28 ]
    • Vancouver

      Bellodi M, Martino JA. The leakage drain current behavior in graded-channel SOI nMOSFETs operating up to 300 o.C. In: Microelectronic Technology and Devices SBMicro 2003. Pennington: Electrochemical Society; 2003. [citado 2024 mar. 28 ]
  • Source: Microelectronics Technology and Devices SBMICRO 2002. Unidade: EP

    Assunto: MICROELETRÔNICA

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
    • ABNT

      BELLODI, Marcello e MARTINO, João Antonio. The leakage current composition in thin film SOI NMOSFETS at high temperatures. Microelectronics Technology and Devices SBMICRO 2002. Tradução . Pennington: The Electrochemical Society, 2002. . . Acesso em: 28 mar. 2024.
    • APA

      Bellodi, M., & Martino, J. A. (2002). The leakage current composition in thin film SOI NMOSFETS at high temperatures. In Microelectronics Technology and Devices SBMICRO 2002. Pennington: The Electrochemical Society.
    • NLM

      Bellodi M, Martino JA. The leakage current composition in thin film SOI NMOSFETS at high temperatures. In: Microelectronics Technology and Devices SBMICRO 2002. Pennington: The Electrochemical Society; 2002. [citado 2024 mar. 28 ]
    • Vancouver

      Bellodi M, Martino JA. The leakage current composition in thin film SOI NMOSFETS at high temperatures. In: Microelectronics Technology and Devices SBMICRO 2002. Pennington: The Electrochemical Society; 2002. [citado 2024 mar. 28 ]

Digital Library of Intellectual Production of Universidade de São Paulo     2012 - 2024