Reducing the overall cache miss rate using different cache sizes for heterogeneous multi-core processors (2012)
- Authors:
- Autor USP: BONATO, VANDERLEI - ICMC
- Unidade: ICMC
- Subjects: SISTEMAS EMBUTIDOS; COMPUTAÇÃO EVOLUTIVA; ROBÓTICA
- Language: Inglês
- Imprenta:
- ISBN: 9781467329217
- Source:
- Título do periódico: Proceedings
- Conference titles: International Conference on Reconfigurable Computing and FPGAs - ReConFig 2012
-
ABNT
SILVA, Bruno de Abreu e CUMINATO, Lucas Albers e BONATO, Vanderlei. Reducing the overall cache miss rate using different cache sizes for heterogeneous multi-core processors. 2012, Anais.. New York: IEEE, 2012. . Acesso em: 24 abr. 2024. -
APA
Silva, B. de A., Cuminato, L. A., & Bonato, V. (2012). Reducing the overall cache miss rate using different cache sizes for heterogeneous multi-core processors. In Proceedings. New York: IEEE. -
NLM
Silva B de A, Cuminato LA, Bonato V. Reducing the overall cache miss rate using different cache sizes for heterogeneous multi-core processors. Proceedings. 2012 ;[citado 2024 abr. 24 ] -
Vancouver
Silva B de A, Cuminato LA, Bonato V. Reducing the overall cache miss rate using different cache sizes for heterogeneous multi-core processors. Proceedings. 2012 ;[citado 2024 abr. 24 ] - A tool to support Bluespec SystemVerilog coding based on UML diagrams
- A method to convert floating to fixed-point EKF-SLAM for embedded robotics
- Projeto de um módulo de aquisição e pré-processamento de imagem colorida baseado em computação reconfigurável e aplicado a robôs móveis
- Designing embedded systems with MARTE: a PIM to PSM converter
- Applied Reconfigurable Computing
- Modelagem, otimização e prototipação de sistemas embarcados em FPGA
- Power/performance optimization in FPGA-based asymmetric multi-core systems
- Parameterizable ethernet network-on-chip architecture on FPGA
- Proposta de uma arquitetura de hardware em FPGA implementada para SLAM com multi-câmeras aplicada à robótica móvel
- A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
