Design and evaluation of a post-quantum cryptographic co-processor (2014)
- Authors:
- Autor USP: MASSOLINO, PEDRO MAAT COSTA - EP
- Unidade: EP
- Sigla do Departamento: PCS
- Subjects: HARDWARE; CODIFICAÇÃO; CRIPTOLOGIA; SEGURANÇA DE COMPUTADORES
- Language: Inglês
- Abstract: Primitivas criptografias assimétricas são essenciais para conseguir comunicação segura numa rede ou meio público. Essas primitivas podem ser instaladas como bibliotecas de software ou como coprocessadores de hardware. Coprocessadores de hardware são muito utilizados em cenários como Sistemas on Chip (SoC), dispositivos embarcados ou servidores de aplicações específicas. Coprocessadores existentes baseados em RSA ou curvas ellipticas (ECC) fazem um processamento intenso por causa da aritmética modular de grande precisão, portanto não estão disponíveis em plataformas com quantidade de energia mais restrita. Para prover primitivas assimétricas para esses dispositivos, será avaliado um esquema de cifração assimétrica que utiliza aritmética de pequena precisão, chamado McEliece. McEliece foi proposto com códigos de Goppa binários durante o mesmo ano que o RSA, porém com chaves públicas 50 vezes maiores. Por causa de chaves tão grandes ele não ganhou muita atenção como RSA e ECC. Com a adoção de códigos Quase-Diádicos de Goppa binários é possível obter níveis de segurança práticos com chaves relativamente pequenas. Para avaliar uma implementação em hardware para esse esquema, foi proposto uma arquitetura escalável que pode ser configurada de acordo com os requisitos do projeto. Essa arquitetura pode ser utilizada em todos os níveis de segurança, de 80 até 256 bits de segurança, da menor unidade até as maiores. Nossa arquitetura foi implementada na família de FPGAs Spartan 3 para códigos de Goppa binários, onde foi possível decifrar em 5854 ciclos com 4671 Slices, enquanto que na literatura os melhores resultados obtidos são de 10940 ciclos para 7331 Slices.
- Imprenta:
- Data da defesa: 14.07.2014
-
ABNT
MASSOLINO, Pedro Maat Costa. Design and evaluation of a post-quantum cryptographic co-processor. 2014. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2014. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-22042015-171235/. Acesso em: 23 abr. 2024. -
APA
Massolino, P. M. C. (2014). Design and evaluation of a post-quantum cryptographic co-processor (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3141/tde-22042015-171235/ -
NLM
Massolino PMC. Design and evaluation of a post-quantum cryptographic co-processor [Internet]. 2014 ;[citado 2024 abr. 23 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-22042015-171235/ -
Vancouver
Massolino PMC. Design and evaluation of a post-quantum cryptographic co-processor [Internet]. 2014 ;[citado 2024 abr. 23 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-22042015-171235/
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
