A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA (2018)
- Authors:
- Autor USP: BONATO, VANDERLEI - ICMC
- Unidade: ICMC
- DOI: 10.1007/s11265-017-1243-9
- Subjects: COMPUTAÇÃO RECONFIGURÁVEL; SISTEMAS EMBUTIDOS; ROBÓTICA; COMPUTAÇÃO EVOLUTIVA
- Keywords: Fixed-point; Floating-point; Kalman filter; Systolic arrays; FPGA
- Language: Inglês
- Imprenta:
- Publisher place: The Netherlands
- Date published: 2018
- Source:
- Título do periódico: Journal of Signal Processing Systems
- ISSN: 1939-8018
- Volume/Número/Paginação/Ano: v. 90, n. 3, p. 357-369, Mar. 2018
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
ROSA, Leandro de Souza et al. A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA. Journal of Signal Processing Systems, v. 90, n. 3, p. 357-369, 2018Tradução . . Disponível em: https://doi.org/10.1007/s11265-017-1243-9. Acesso em: 05 maio 2024. -
APA
Rosa, L. de S., Dasu, A., Diniz, P. C., & Bonato, V. (2018). A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA. Journal of Signal Processing Systems, 90( 3), 357-369. doi:10.1007/s11265-017-1243-9 -
NLM
Rosa L de S, Dasu A, Diniz PC, Bonato V. A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA [Internet]. Journal of Signal Processing Systems. 2018 ; 90( 3): 357-369.[citado 2024 maio 05 ] Available from: https://doi.org/10.1007/s11265-017-1243-9 -
Vancouver
Rosa L de S, Dasu A, Diniz PC, Bonato V. A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA [Internet]. Journal of Signal Processing Systems. 2018 ; 90( 3): 357-369.[citado 2024 maio 05 ] Available from: https://doi.org/10.1007/s11265-017-1243-9 - Projeto de um módulo de aquisição e pré-processamento de imagem colorida baseado em computação reconfigurável e aplicado a robôs móveis
- Designing embedded systems with MARTE: a PIM to PSM converter
- Applied Reconfigurable Computing
- Modelagem, otimização e prototipação de sistemas embarcados em FPGA
- Power/performance optimization in FPGA-based asymmetric multi-core systems
- Reducing the overall cache miss rate using different cache sizes for heterogeneous multi-core processors
- Parameterizable ethernet network-on-chip architecture on FPGA
- A tool to support Bluespec SystemVerilog coding based on UML diagrams
- A method to convert floating to fixed-point EKF-SLAM for embedded robotics
- Proposta de uma arquitetura de hardware em FPGA implementada para SLAM com multi-câmeras aplicada à robótica móvel
Informações sobre o DOI: 10.1007/s11265-017-1243-9 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
