Ver registro no DEDALUS
Exportar registro bibliográfico

Projeto de um "gate-array" ecl de logica empilhada (1984)

  • Authors:
  • USP affiliated authors: FRIEDEL, MARTHA - EP
  • USP Schools: EP
  • Subjects: ENGENHARIA ELÉTRICA
  • Language: Português
  • Imprenta:
  • Data da defesa: 24.02.1984

  • Exemplares físicos disponíveis nas Bibliotecas da USP
    BibliotecaCód. de barrasNúm. de chamada
    EPBC31200028157FD-545
    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      FRIEDEL, Martha; ANDRADE, Carlos Américo Morato de. Projeto de um "gate-array" ecl de logica empilhada. 1984.Universidade de São Paulo, São Paulo, 1984.
    • APA

      Friedel, M., & Andrade, C. A. M. de. (1984). Projeto de um "gate-array" ecl de logica empilhada. Universidade de São Paulo, São Paulo.
    • NLM

      Friedel M, Andrade CAM de. Projeto de um "gate-array" ecl de logica empilhada. 1984 ;
    • Vancouver

      Friedel M, Andrade CAM de. Projeto de um "gate-array" ecl de logica empilhada. 1984 ;

    Últimas obras dos mesmos autores vinculados com a USP cadastradas na BDPI: