Tese

Proposta de uma sequência simples de fabricação de circuitos integrados digitais NMOS com carga em depleção e porta de silício policristalino (1984)

• Authors:
  • Martino, João Antonio
  • Zuffo, João Antonio (Orientador)
• Autor USP: MARTINO, JOAO ANTONIO - EP
• Unidade: EP
• Sigla do Departamento: PEL
• Subjects: CIRCUITOS INTEGRADOS; FABRICAÇÃO (MICROELETRÔNICA); SILÍCIO
• Language: Português
• Abstract: Apresentamos neste trabalho o projeto, implementação e caracterização de uma sequência simples de fabricação de circuitos integrados digitais NMOS com carga em depleção e porta de Silício policristalino. Inicialmente estudamos a estrutura do Silício policristalino e sua utilização como porta e duto de interconexão. Entre as principais vantagens do Si-poli, temos: a sua fabricação como 3º plano condutor; baixa capacitância por unidade de área com relação a região N; baixa contaminação iônica do óxido pelo seu efeito auto-passivante. Posteriormente projetamos o inversor elementar e os dispositivos básicos na determinação das características de um processo de fabricação, tais como, resistores, capacitores, diodos, transistores e oscilador em anel. Projetamos também um meio somador de mínima possível para testarmos as regras de configuração adotadas. Implementamos e caracterizamos os dispositivos projetados. Analisando seus resultados evoluímos os parâmetros das etapas de processo até termos condições de propormos uma sequência adequada simples para a implementação de circuitos integrados em larga escala. Assim, as principais características da sequência proposta são: - Utiliza apenas 5 máscaras – Número reduzido de etapas em alta temperatura – Baixa densidade de carga efetiva no óxido (<3 X 1010 cm-2) – Baixa densidade de carga iônica no óxido(<2 X 1010 cm-2) – Comprimento de canal de 5µm – Introdução de um terceiro plano condutor (Si-poli) – Sequência simples de fabricação com porta de Si-poli – Tempo de atraso intrínseco ≈ 0,5 ns – Figura de mérito (velocidade X potência) ≈ 0,3pJ. Cujos resultados são reportados pela literatura internacional para esta tecnologia.
• Imprenta:
  • Publisher place: São Paulo
  • Date published: 1984
• Data da defesa: 17.04.1984


---

How to cite

A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

• ABNT

  MARTINO, João Antonio. Proposta de uma sequência simples de fabricação de circuitos integrados digitais NMOS com carga em depleção e porta de silício policristalino. 1984. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 1984. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-23052022-102807/. Acesso em: 19 abr. 2024.

• APA

  Martino, J. A. (1984). Proposta de uma sequência simples de fabricação de circuitos integrados digitais NMOS com carga em depleção e porta de silício policristalino (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-23052022-102807/

• NLM

  Martino JA. Proposta de uma sequência simples de fabricação de circuitos integrados digitais NMOS com carga em depleção e porta de silício policristalino [Internet]. 1984 ;[citado 2024 abr. 19 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-23052022-102807/

• Vancouver

  Martino JA. Proposta de uma sequência simples de fabricação de circuitos integrados digitais NMOS com carga em depleção e porta de silício policristalino [Internet]. 1984 ;[citado 2024 abr. 19 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-23052022-102807/

Últimas obras dos mesmos autores vinculados com a USP cadastradas na BDPI:

• Temperature influences on the drain leakage current behavior in graded-channel SOI nMOSFETs
• Projeto de processos de fabricação avançados aplicáveis nas tecnologias CMOS micrométricas
• Analysis of the linear kink effect in partially depleted SOI nMOSFETs
• Simple method to extract the length dependent mobility degradation factor at 77 K
• Mobility degradation influence on the SOI MOSFET channel length extraction at 77K
• Low temperature and channel engineering influence on harmonic distortion of soi nmosfets for analog applications
• Analysis of the capacitance vs. voltage in graded channel SOI capacitor
• A simple technique to reduce the influence of the series resistance on the BULK and SOI MOSFET parameter extraction
• Metodo simples para a obtencao da densidade de armadilhas na primeira e segunda interface em soi-mosfet
• Simple method for the determination of the interface trap density at 77k in fully depleted acumulation mode soi mosfets