Achieving optimality for gate matrix layout and pla folding: a graph theoretic approach (1992)
- Authors:
- USP affiliated authors: SONG, SIANG WUN - IME ; FERREIRA, AFONSO GALVAO - IME
- Unidade: IME
- DOI: 10.1016/0167-9260(92)90025-t
- Subjects: OTIMIZAÇÃO COMBINATÓRIA; SISTEMAS INTEGRADOS EM LARGA ESCALA
- Keywords: PLA folding; gate matrix; layout; consecutive ones property; heuristic algorithms; VLSI design
- Language: Inglês
- Imprenta:
- Source:
- Título do periódico: Integration: the V L S I journal
- ISSN: 0167-9260
- Volume/Número/Paginação/Ano: v. 14, n. 2 , p. 173-195, 1992
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
FERREIRA, Afonso Galvão e SONG, Siang Wun. Achieving optimality for gate matrix layout and pla folding: a graph theoretic approach. Integration: the V L S I journal, v. 14, n. 2 , p. 173-195, 1992Tradução . . Disponível em: https://doi.org/10.1016/0167-9260(92)90025-t. Acesso em: 19 abr. 2024. -
APA
Ferreira, A. G., & Song, S. W. (1992). Achieving optimality for gate matrix layout and pla folding: a graph theoretic approach. Integration: the V L S I journal, 14( 2 ), 173-195. doi:10.1016/0167-9260(92)90025-t -
NLM
Ferreira AG, Song SW. Achieving optimality for gate matrix layout and pla folding: a graph theoretic approach [Internet]. Integration: the V L S I journal. 1992 ; 14( 2 ): 173-195.[citado 2024 abr. 19 ] Available from: https://doi.org/10.1016/0167-9260(92)90025-t -
Vancouver
Ferreira AG, Song SW. Achieving optimality for gate matrix layout and pla folding: a graph theoretic approach [Internet]. Integration: the V L S I journal. 1992 ; 14( 2 ): 173-195.[citado 2024 abr. 19 ] Available from: https://doi.org/10.1016/0167-9260(92)90025-t - Graph theoretic approach for pla area optimization
- Achieving optimality for gate matrix layout and pla folding: a graph theoretical approach
- Graph theoretic approach for pla area optimization
- Comunicacao em hipergrades e hipertoros usando barramentos
- Efficient parallel graph algoritms for coarse-grained multicomputers and BSP
- Broadcasting in bus interconnection networks
- Generating permutations on a VLSI suitable linear network
- Bus based parallel computers: a viable way for massive parallelism
- 2-list algorithm for the knapsack problem on a fpst20
- Parallel time / hardware tradloff t.H =0(2 pot.N/2) for the knapsack problem
Informações sobre o DOI: 10.1016/0167-9260(92)90025-t (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
