Minimizacao de maquinas de estados finitos por meio de bdds (1996)
- Authors:
- Autor USP: CHAU, WANG JIANG - EP
- Unidade: EP
- Assunto: CIRCUITOS INTEGRADOS
- Language: Português
- Imprenta:
- Source:
- Título do periódico: [Resumos]
- Conference titles: Simposio de Iniciacao Cientifica da Universidade de São Paulo
-
ABNT
TERUYA, M Y e WANG, Jiang Chau. Minimizacao de maquinas de estados finitos por meio de bdds. 1996, Anais.. São Paulo: Usp, 1996. . Acesso em: 24 abr. 2024. -
APA
Teruya, M. Y., & Wang, J. C. (1996). Minimizacao de maquinas de estados finitos por meio de bdds. In [Resumos]. São Paulo: Usp. -
NLM
Teruya MY, Wang JC. Minimizacao de maquinas de estados finitos por meio de bdds. [Resumos]. 1996 ;[citado 2024 abr. 24 ] -
Vancouver
Teruya MY, Wang JC. Minimizacao de maquinas de estados finitos por meio de bdds. [Resumos]. 1996 ;[citado 2024 abr. 24 ] - Optimized cube expansion with binary decision diagrams and expansion graphs for logic minimization
- Set containment and cube expansion with binary decision diagrams for logic synthesis
- Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S
- Estudo e análise do Open Core Protocol (OCP)
- Modelamento estático do transistor MOS tipo de depleção de geometria grande
- Multilevel logic minimization and test set generation using binary decision diagrams
- Geracao coletiva e compactacao de conjunto de testes em sintese logica
- Collective test generation and test set compaction
- New method for inverse-image computation in generating the set of equivalent states
- Aplicacao de bdd em problemas de sintese e verificacao de logica combinatoria
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
