Back gate voltage and buried oxide thickness influences on the series resistence of fully depleted SOI MOSFETs at 77K (1998)
- Authors:
- Autor USP: MARTINO, JOÃO ANTONIO - EP
- Unidade: EP
- DOI: 10.1051/jp4:1998306
- Assunto: ENERGIA ELÉTRICA
- Language: Inglês
- Imprenta:
- Publisher place: Les Ulis Cedex
- Date published: 1998
- Source:
- Título do periódico: Journal de Physique IV
- Volume/Número/Paginação/Ano: v.8, p.25-28, 1998
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
NICOLETT, Aparecido Sirley et al. Back gate voltage and buried oxide thickness influences on the series resistence of fully depleted SOI MOSFETs at 77K. Journal de Physique IV, v. 8, p. 25-28, 1998Tradução . . Disponível em: https://doi.org/10.1051/jp4:1998306. Acesso em: 19 abr. 2024. -
APA
Nicolett, A. S., Martino, J. A., Simoen, E., & Claeys, C. (1998). Back gate voltage and buried oxide thickness influences on the series resistence of fully depleted SOI MOSFETs at 77K. Journal de Physique IV, 8, 25-28. doi:10.1051/jp4:1998306 -
NLM
Nicolett AS, Martino JA, Simoen E, Claeys C. Back gate voltage and buried oxide thickness influences on the series resistence of fully depleted SOI MOSFETs at 77K [Internet]. Journal de Physique IV. 1998 ;8 25-28.[citado 2024 abr. 19 ] Available from: https://doi.org/10.1051/jp4:1998306 -
Vancouver
Nicolett AS, Martino JA, Simoen E, Claeys C. Back gate voltage and buried oxide thickness influences on the series resistence of fully depleted SOI MOSFETs at 77K [Internet]. Journal de Physique IV. 1998 ;8 25-28.[citado 2024 abr. 19 ] Available from: https://doi.org/10.1051/jp4:1998306 - Temperature influences on the drain leakage current behavior in graded-channel SOI nMOSFETs
- Projeto de processos de fabricação avançados aplicáveis nas tecnologias CMOS micrométricas
- Analysis of the linear kink effect in partially depleted SOI nMOSFETs
- Simple method to extract the length dependent mobility degradation factor at 77 K
- Mobility degradation influence on the SOI MOSFET channel length extraction at 77K
- Low temperature and channel engineering influence on harmonic distortion of soi nmosfets for analog applications
- Analysis of the capacitance vs. voltage in graded channel SOI capacitor
- A simple technique to reduce the influence of the series resistance on the BULK and SOI MOSFET parameter extraction
- Metodo simples para a obtencao da densidade de armadilhas na primeira e segunda interface em soi-mosfet
- Simple method for the determination of the interface trap density at 77k in fully depleted acumulation mode soi mosfets
Informações sobre o DOI: 10.1051/jp4:1998306 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
