Ver registro no DEDALUS
Exportar registro bibliográfico

Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines (2006)

  • Authors:
  • USP affiliated authors: GONZALEZ, JOSÉ ARTUR QUILICI - EP
  • USP Schools: EP
  • Sigla do Departamento: PSI
  • Subjects: HARDWARE; CIRCUITOS INTEGRADOS
  • Language: Português
  • Abstract: Sistemas baseados em processadores de uso geral caracterizam-se pela flexibilidade a mudanças de projeto, porém com desempenho computacional bem abaixo daqueles baseados em circuitos dedicados otimizados. A implementação de algoritmos em dispositivos reconfiguráveis, conhecidos como Field Programmable Gate Arrays - FPGAs, oferece uma solução de compromisso entre a flexibilidade dos processadores e o desempenho dos circuitos dedicados, pois as FPGAs permitem que seus recursos de hardware sejam configurados por software, com uma granularidade menor que a do processador de uso geral e flexibilidade maior que a dos circuitos dedicados. As versões atuais de FPGAs apresentam um tempo de reconfiguração suficientemente pequeno para viabilizar sua reconfiguração dinâmica, i.e., mesmo com o dispositivo executando um algoritmo, a forma como seus recursos são dispostos pode ser alterada, oferecendo a possibilidade de particionar temporalmente um algoritmo. Novas linhas de FPGAs já são fabricadas com opção de reconfiguração dinâmica parcial, i.e., é possível reconfigurar áreas selecionadas de uma FPGA enquanto o restante continua em operação. No entanto, para que esta nova tecnologia se torne largamente difundida é necessário o desenvolvimento de uma metodologia própria, que ofereça soluções eficazes aos novos desdobramentos do projeto digital. Em particular, uma das principais dificuldades apresentadas por esta abordagem refere-se à maneira de particionar o algoritmo, deforma a minimizar o tempo necessário para completar sua tarefa. Este manuscrito oferece uma metodologia de projeto para dispositivos dinamicamente reconfiguráveis, com ênfase no problema do particionamento temporal de circuitos, tendo como aplicação alvo uma família de algoritmos, utilizados principalmente em Bioinformática, representada pelo classificador binário conhecido como Support Vector Machine
  • Imprenta:
  • Data da defesa: 07.11.2006
  • Acesso online ao documento

    Online access or search this record in

    Exemplares físicos disponíveis nas Bibliotecas da USP
    BibliotecaCód. de barrasNúm. de chamada
    EPBC31200021416FT-2340
    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      GONZALEZ, José Artur Quilici; WANG, Jiang Chau. Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines. 2006.Universidade de São Paulo, São Paulo, 2006. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/ >.
    • APA

      Gonzalez, J. A. Q., & Wang, J. C. (2006). Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/
    • NLM

      Gonzalez JAQ, Wang JC. Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines [Internet]. 2006 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/
    • Vancouver

      Gonzalez JAQ, Wang JC. Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines [Internet]. 2006 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/

    Últimas obras dos mesmos autores vinculados com a USP cadastradas na BDPI: