Ver registro no DEDALUS
Exportar registro bibliográfico

Efeito do substrato em transistores SOI de camada de silício e óxido enterrado ultrafinos (2014)

  • Authors:
  • USP affiliated authors: ITOCAZU, VITOR TATSUO - EP
  • USP Schools: EP
  • Sigla do Departamento: PSI
  • Subjects: MICROELETRÔNICA
  • Language: Português
  • Abstract: Este trabalho apresenta um estudo do efeito do substrato em transistores SOI de camada de silício e óxido enterrado ultrafinos (Ultra Thin Body and Buried Oxide - UTBB). A análise do trabalho foi realizada baseando-se em modelos teóricos, simulações numéricas e medidas experimentais. Experimentalmente pode-se notar que a presença do plano de terra (Ground Plane – GP) abaixo do óxido enterrado elimina e/ou minimiza alguns efeitos indesejados do substrato. A densidade de armadilhas de interfaces (Nit) foi um parâmetro bastante importante no ajuste da simulação para se obter curvas próximas das experimentais. A densidade de armadilhas de interface da primeira e da segunda interface foi ajustado para o valor de 2x10¹¹eV⁻¹cm⁻² depois de analisado as curvas experimentais. Assim, a partir dessas simulações pode-se notar que o modelo usado no simulador era compatível com os resultados experimentais. Observou-se que o modelo analítico de efeito do substrato proposto por Martino et al. para transistores SOI totalmente depletados com camadas de Silício mais espessas (acima de 40 nm) pode ser utilizado para dispositivos UTBB SOI de canal longo (10 µm) até a segunda interface (camada de Silício/óxido enterrado) entrar em inversão, quando o modelo perde a validade. Utilizando o modelo analítico também foi possível determinar os valores de VGBmax e VGBmin, que determinam a tensão que, aplicada no substrato, mudam o estado da terceira interface de inversão para depleção (VGBmin) e de depleção para acumulação (VGBmax). Os valores de VGBmax variaram de 0,57 V à 0,75 V e os de VGBmin de -0,08 V à -3,39 V. O modelo analítico utilizado tem uma concordância ainda maior para transistores de canal curto (70 nm) em relação ao canal longo (L=10µm), provavelmente devido ao acoplamento eletroestático de fonte/dreno e canal que posterga a formação da camada de inversão da terceira interface, ampliando a faixa de validade do mesmo.Por meio das simulações numéricas também foi possível analisar a concentração de elétrons ao longo do transistor. Observou-se que a condição de polarização da terceira interface (óxido enterrado/substrato) tem grande influência no comportamento da segunda interface (camada de Silício/óxido enterrado) e da primeira (óxido de porta/camada de Silício) nos transistores UTBB SOI. Quando a terceira interface (óxido enterrado/substrato) está em acumulação, a primeira interface possui uma concentração de elétrons menor que a segunda interface, caracterizando assim, uma condução maior pela segunda interface. Isso faz com que o valor da tensão de limiar da primeira interface (VTF) seja menor que no modelo analítico, já que sua concepção foi feita para a segunda interface totalmente depletada. O simulador também foi utilizado para analisar o potencial interno do transistor. Foram feitas simulações com e sem GP e variando-se a temperatura de operação dos transistores. Foi observado que quanto maior a temperatura de operação, os efeitos do substrato são minimizados devido à diminuição do nível de Fermi. Com a presença do GP a queda de potencial no substrato é praticamente zero, enquanto nos dispositivos sem GP variam entre 0,2V e 0,6V. Como nos dispositivos com GP a queda do potencial no substrato é praticamente zero, a queda nos óxidos aumentou em relação aos dispositivos sem GP, podendo causar problemas de confiabilidade.
  • Imprenta:
  • Data da defesa: 07.02.2014
  • Acesso online ao documento

    Online access or search this record in

    Exemplares físicos disponíveis nas Bibliotecas da USP
    BibliotecaCód. de barrasNúm. de chamada
    EPBC31200040856FD-6300 versão corr.
    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      ITOCAZU, Vitor Tatsuo; MARTINO, João Antonio. Efeito do substrato em transistores SOI de camada de silício e óxido enterrado ultrafinos. 2014.Universidade de São Paulo, São Paulo, 2014. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-25112014-113910/pt-br.php >.
    • APA

      Itocazu, V. T., & Martino, J. A. (2014). Efeito do substrato em transistores SOI de camada de silício e óxido enterrado ultrafinos. Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-25112014-113910/pt-br.php
    • NLM

      Itocazu VT, Martino JA. Efeito do substrato em transistores SOI de camada de silício e óxido enterrado ultrafinos [Internet]. 2014 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-25112014-113910/pt-br.php
    • Vancouver

      Itocazu VT, Martino JA. Efeito do substrato em transistores SOI de camada de silício e óxido enterrado ultrafinos [Internet]. 2014 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-25112014-113910/pt-br.php