Ver registro no DEDALUS
Exportar registro bibliográfico

Caracterização elétrica de transistores SOI sem extensão de fonte e dreno com estrutura planar e vertical (3D) (2014)

  • Authors:
  • USP affiliated authors: SANTOS, SARA DERESTE DOS - EP
  • USP Schools: EP
  • Subjects: TRANSISTORES; MICROELETRÔNICA
  • Language: Português
  • Abstract: Este trabalho tem como objetivo estudar os transistores sem extensão de fonte e dreno (SemExt) sob diferentes aspectos tecnológicos. São estudados transistores SOI (Silicon-On-Insulator) de múltiplas portas (MuGFETs) e SOI planares de camada de silício e óxido enterrado ultrafinos (UTBB). Diversos comprimentos de óxido espaçador são analisados a fim de se determinar o melhor comportamento digital e analógico. A caracterização elétrica dos transistores é realizada com base em medidas experimentais estáticas e dinâmicas. O uso de simulações numéricas ajuda na análise dos resultados. Os transistores MuGFETs de porta tripla são caracterizados em função dos principais parâmetros digitais e analógicos, onde os transistores sem extensão mostram-se superiores na maior parte das análises. Como exemplo, obteve-se experimentalmente que a inclinação de sublimiar do dispositivo sem extensão reduziu até 75 mV/dec, comparado com o valor do transistor de referência de 545 mV/dec para Leff=50 nm. Apesar do transistor sem extensão apresentar menor transcondutância, a razão das correntes no estado ligado (Ion) e desligado (Ioff) é até 3 vezes maior que nos dispositivos de referência. O ganho intrínseco de tensão (AV), por sua vez, atinge um aumento de até 9 dB graças ao melhor desempenho da eficiência do transistor (gm/IDS) assim como o aumento na tensão Early (VEA). Da mesma forma, os transistores SOI UTBB apresentam melhores resultados quando as regiões de extensão de fonte e dreno são suprimidas da estrutura. Neste caso, o comprimento efetivo de canal torna-se modulável com a tensão de porta e esta é a principal razão para a melhoria do transistor. Além disso, os dispositivos sem extensão são mais imunes ao campo elétrico horizontal, o que previne a atuação deste sobre as cargas do canal.Como resultado, transistores com maiores comprimentos de regiões sem extensões de F/D apresentam melhores resultados, tais como razão Ion/Ioff três vezes maior que os transistores de referência e ganho intrínseco de tensão 60% maior. Os transistores SOI UTBB são submetidos a duas outras análises. A primeira focada no estudo de ruído de baixa frequência. Neste estudo, duas espessuras de camada de silício (tSi) são comparadas. Nota-se que quanto mais fina a espessura, mais dependentes são os parâmetros. Logo, o ruído presente em uma interface afeta a outra e vice-versa. Devido ao elevado acoplamento entre a 1ª e 2ª interfaces, cargas alocadas em diferentes posições nos filmes de óxido e silício podem contribuir para o ruído gerado em ambas as interfaces. Os transistores sem extensão também são analisados em função do dielétrico de porta, onde dispositivos com dióxido de silício são comparados aos transistores com dielétrico de alto K, que fornecem, como esperado, maior nível de ruído devido a maior densidade de armadilhas nestes óxidos (cerca de duas ordens de grandeza maior que o SiO₂). O segundo estudo refere-se a análise do distúrbio em células de memória de corpo flutuante (FBRAM). Os transistores SOI UTBB são aplicados como memória e através da mudança nas polarizações de repouso foi possível induzir o efeito de distúrbio nos dados armazenados. Dessa forma, uma janela de operação onde a perturbação no dado é parcial foi estimada. Com isso, a condição de escrita do bit “0” pôde ser otimizada fora da região de distúrbio total, sem prejudicar o tempo de retenção e a janela de leitura da memória. Com base nas análises realizadas, foi constatado que os transistores sem extensão respondem melhor à questão do escalamento, sendo menos susceptíveis aos efeitos de canal curto.Além do mais, eles são mais indicados para operarem como memória FBRAM por serem menos dependentes aos efeitos da corrente de GIDL (Gate Induced Drain Leakage). E, uma vez que foram otimizados para aplicações de memória, a possibilidade de usar dielétricos de porta formados por óxido de silício, resulta em um melhor empenho em termos de ruído de baixa frequência.
  • Imprenta:
  • Data da defesa: 10.02.2014
  • Acesso online ao documento

    Online access or search this record in

    Exemplares físicos disponíveis nas Bibliotecas da USP
    BibliotecaCód. de barrasNúm. de chamada
    EPBC31200043270FT-3339
    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      SANTOS, Sara Dereste dos; MARTINO, João Antonio. Caracterização elétrica de transistores SOI sem extensão de fonte e dreno com estrutura planar e vertical (3D). 2014.Universidade de São Paulo, São Paulo, 2014. Disponível em: < http://www.teses.usp.br/teses/disponiveis/3/3140/tde-25112014-113320/pt-br.php >.
    • APA

      Santos, S. D. dos, & Martino, J. A. (2014). Caracterização elétrica de transistores SOI sem extensão de fonte e dreno com estrutura planar e vertical (3D). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-25112014-113320/pt-br.php
    • NLM

      Santos SD dos, Martino JA. Caracterização elétrica de transistores SOI sem extensão de fonte e dreno com estrutura planar e vertical (3D) [Internet]. 2014 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-25112014-113320/pt-br.php
    • Vancouver

      Santos SD dos, Martino JA. Caracterização elétrica de transistores SOI sem extensão de fonte e dreno com estrutura planar e vertical (3D) [Internet]. 2014 ;Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-25112014-113320/pt-br.php