A simple CMOS bandgap reference circuit with sub-1-V operation (2011)
- Authors:
- Autor USP: SOARES JUNIOR, JOAO NAVARRO - EESC
- Unidade: EESC
- DOI: 10.1109/ISCAS.2011.5938059
- Subjects: CIRCUITOS INTEGRADOS MOS; CIRCUITOS ELETRÔNICOS
- Language: Inglês
- Imprenta:
- Publisher: IEEE
- Publisher place: Piscataway, NJ
- Date published: 2011
- ISBN: 9781424494729
- Conference titles: IEEE International Symposium of Circuits and Systems - ISCAS
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
SOARES JÚNIOR, João Navarro e ISHIBE, Eder Issao. A simple CMOS bandgap reference circuit with sub-1-V operation. 2011, Anais.. Piscataway, NJ: IEEE, 2011. Disponível em: https://doi.org/10.1109/ISCAS.2011.5938059. Acesso em: 24 abr. 2024. -
APA
Soares Júnior, J. N., & Ishibe, E. I. (2011). A simple CMOS bandgap reference circuit with sub-1-V operation. In . Piscataway, NJ: IEEE. doi:10.1109/ISCAS.2011.5938059 -
NLM
Soares Júnior JN, Ishibe EI. A simple CMOS bandgap reference circuit with sub-1-V operation [Internet]. 2011 ;[citado 2024 abr. 24 ] Available from: https://doi.org/10.1109/ISCAS.2011.5938059 -
Vancouver
Soares Júnior JN, Ishibe EI. A simple CMOS bandgap reference circuit with sub-1-V operation [Internet]. 2011 ;[citado 2024 abr. 24 ] Available from: https://doi.org/10.1109/ISCAS.2011.5938059 - Técnicas para projeto de ASICs CMOS de alta velocidade
- A CMOS bandgap reference circuit with a temperature coefficient adjustment block
- Otimização de osciladores MOS por algoritmos meta-heurísticos
- Estudo dos conversores analogo-digitais de alta frequencia e implementacao de um conversor com estrutura paralela de cinco bits em CMOS
- Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade
- Otimização de circuitos CMOS por algoritmos genéticos
- Design of high speed digital circuits with E-TSPC cell library
- A power optimized decimator for sigma-delta data converters
- A bandgap circuit with a temperature coefficient adjustment block
- Design for stability of active inductor with feedback resistance
Informações sobre o DOI: 10.1109/ISCAS.2011.5938059 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
